本周主要工作仍然是对FPGA进行调试，主要进展如下：
1. 在刘川的努力下，正向标签转换部分调试完成。该部分遇到的主要障碍为两个：
第一，关于ram读数据时的地址、数据与时钟三者的关系。在仿真中，数据要落后于地址一个时钟周期，因此若要读到地址为n的数据，需要等到n+1时钟才可以。而在实际中，发现要读到地址为n的数据，只需要n时钟即可。
显然，从时序电路的角度，仿真是对的。可实践又是检验真理唯一标准，因此出现了矛盾。这个矛盾在上一个项目也出现过，但是没有多想。为了避免再次出现该问题，和李林老师进行了探讨。最终的结论是：ram有时钟控制，看似是时序电路。但从地址与数据的关系上讲，ram是一个逻辑电路。所以不需要等到下一个周期就可以得到输出。仿真之所以与实际不同，是因为仿真也是把ram当成了时序电路处理的。
这个说法从使用角度看应该是对的。但我觉得仍然是程序的逻辑有问题。如果ram的仿真和实践真的那那么多，为什么网上没有人讨论这个问题？待过后稍稍放松一点，专门测试一下。
第二，关于使能被优化的问题。该问题其实不是问题，被优化的原因是和状态机重复，因此系统出于节省资源的角度，优化掉了一个信号，keep true之后自然就没问题了。这个后续要做的是：去掉keep true，看电路是否还能正常工作。如果还可以的话，今后就没必要对此进行纠结了。
2.在王明贤的努力下，控制通道模型初步建立，希望今天可以上板测试。
其它工作：
1. 投稿：生物医学工程学报投稿完成。
2. 刘梦奇论文看了一下框架，问题不大。交给刘梦奇继续完善。
3. 张文清论文感觉仍然不像是论文，需继续调整。
4. 拓扑坍缩论文由李和合进行了校对稿，已经寄回编辑部，估计离出版不远了。
...